Publisher's Synopsis
Zaproponowano nowy algorytm kontroli przeciazenia, aby zapobiec przeciazeniom w nadawanych architekturach wieloprocesorowych z wieloma kolejkami wejsciowymi.Przed i po zastosowaniu algorytmu zebrano dane dotyczace wydajnosci, takie jak sredni czas oczekiwania na wejscie, sredni czas reakcji sieci i srednie wykorzystanie procesora. Dla modelu ruchu klient-serwer zaproponowany algorytm jest w stanie zmniejszyc sredni czas oczekiwania na wejscie o 13,99% do 20,39% w 4 watkach i 18,11% do 29,47% dla 8 watków, sredni czas odpowiedzi sieci o 8,76% do 20,36% dla 4 watków i 8,63% do 23,05% dla 8 watków oraz zwiekszyc srednie wykorzystanie procesora o 1,92% do 6,63% dla 4 watków i 2,5% do 13,10% dla 8 watków. W przypadku modelu asynchronicznego przekazywania wiadomosci, proponowany algorytm jest w stanie skrócic sredni czas oczekiwania na dane wejsciowe o 9,22% do 17,07% przy wykorzystaniu 4 watków i 11,04% do 20,22% przy wykorzystaniu 8 watków, sredni czas odpowiedzi sieci o 27,33% do 40,82% przy wykorzystaniu 4 watków i 40,75% do 47,80% przy wykorzystaniu 8 watków oraz zwiekszyc srednie wykorzystanie procesora o 3,22% do 5,88% przy wykorzystaniu 4 watków i 1,62% do 6,21% przy wykorzystaniu 8 watków.
