Implementierung Einer Hochleistungsfähigen 32-Bit RISC Core Architektur

Implementierung Einer Hochleistungsfähigen 32-Bit RISC Core Architektur

Paperback (18 Jul 2023) | German

Save $0.24

  • RRP $48.21
  • $47.97
Add to basket

Includes delivery to the United States

10+ copies available online - Usually dispatched within 7 days

Publisher's Synopsis

In diesem Buch geht es um den Entwurf eines RISC-Prozessors mit Pipelining-Architektur. Das 5-stufige Pipelining wird verwendet, um die Geschwindigkeit der Operation zu verbessern. Die 5 Stufen sind Fetch, Decode, Execute, Memory und Write Back. Der Entwurfsprozess umfasst verschiedene stromsparende Techniken auf architektonischer Ebene, was beweist, dass diese Methoden effizienter sind als Back-End-Techniken zur Reduzierung des Stromverbrauchs. Eingebettete Prozessoren mit geringem Stromverbrauch werden in einer Vielzahl von Anwendungen wie Autos, Telefonen, Digitalkameras, Druckern und anderen Geräten eingesetzt. Der Grund für ihre breite Verwendung ist, dass sie klein sind, daher nicht viel Die-Fläche beanspruchen und kostengünstig herzustellen sind. Eine geringe Leistungsaufnahme hilft, die Wärmeabgabe zu reduzieren, die Batterielebensdauer zu verlängern und die Zuverlässigkeit des Geräts zu erhöhen.

Book information

ISBN: 9786206245520
Publisher: KS Omniscriptum Publishing
Imprint: Verlag Unser Wissen
Pub date:
Language: German
Number of pages: 80
Weight: 127g
Height: 229mm
Width: 152mm
Spine width: 5mm